COMMON MEMORY CONTROL SYSTEM

Patent number:

JP60211559

Publication date:

1985-10-23

Inventor:

SUGITA AKIHIRO

Applicant:

NIPPON DENKI KK

Classification:

 $\hbox{-} international;\\$

G06F13/38

- european:

Application number:

JP19840068667 19840406


Priority number(s):

Report a data error here

Abstract of **JP60211559**

PURPOSE:To use more efficiently a memory by adding a specific code before and after a data to be changed to prevent competition when the memory is used in common asynchronously and a computer revises the content of the memory.

content of the memory. CONSTITUTION: When the compter rewrites the data of the memory MEM, the specific code (SKIP and END) is added before and after the data to be modified and the result is transmitted to a data bus so as to revise the content of the memory. When the specific code SKIP is detected by a decoder section 13. it is transferred to a transfer control section 14, which stops the transfer of data. When the revision of the memory is finished, the decoder section 13 detects the specific code END, gives it to the control section 14, which restarts the data transfer. In this case, an address signal outputted by an address counter section 16 is not affected by the stop of data transfer. Further, the computer can revise optionally the content of memory as required. Thus, the competition of the use of the memory is prevented and the memory is used more efficiently.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

Westlaw Download Summary Report for SARALINO, MARK 3852457

Thursday, August 04, 2005 07:29:00 Central BRAINLAB101 Date/Time of Request: Client Identifier:

Database: CTA

Citation Text: 212 F.3d 1241

Lines: 837 Documents: 1 Images: 0

The material accompanying this summary is subject to copyright. Usage is governed by contract with Thomson, West and their affiliates.

⑩ 日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭60-211559

@Int Cl.4

識別記号

庁内整理番号

匈公開 昭和60年(1985)10月23日

G 06 F 13/38

7165-5B

審査請求 未請求 発明の数 1 (全3頁)

69発明の名称 共通メモリ制御方式

> ②特 願 昭59-68667

22出 願 昭59(1984)4月6日

砂発 明 者

明 広

東京都港区芝5丁目33番1号 日本電気株式会社内

の出願人 日本電気株式会社

東京都港区芝5丁目33番1号

明

1.発明の名称

共通メモリ制御方式

2.特許請求の範囲

コンピュータに接続されたメモリに格納された データを前記コンピユータとは非同期で外部へ転 送する転送制御部を備えた共通メモリ制御方式に おいて、前記コンピュータは変更中のデータの前 後に特殊コードを付加してデータバス上に送出す るようにし、上記データバス上のデータを解説し 前記特殊コードを検出するメツセージデコーダ部 を設けて、前記転送制御部は上記メッセージデ コーダ部の出力信号によつてデータ転送動作を停 止または再開することを特徴とする共通メモリ制 御方式。

3. 発明の詳細な説明

発明の属する技術分野

本発明は、コンピュータとデータ転送回路 (DMA等)が共通メモリを非同期で使用する場 台のデータアクセスの競合を制御するための共通 メモリ制御力式に関する。

従来技術

従来、この種共通メモリを使用する場合は、メ モリへの競介を助止するために、一方の設置がメ モリ使用中は、他方のメモリアクセスを待たせる ように関御するに過ぎない。しかし、上述の従来 方式では、データ転送回路が例えばCRT画面の リフレツシユのように定期的なデータ伝送を必要 としている場合には、メモリアクセスの符合せに よつて、リフレツシユのタイミングが狂ってしま うという欠点がある。また、データ転送側で、外 部数盤の処理能力等の都合でデータ転送を見合せ ているWAIT状態のときにもコンピュータがメモリ を使用することができないという不相合もあ ŏ.

発明の目的

本発明の目的は、上述の従来の欠点を解決し、 メモリを非同期で共通使用する場合に、それぞれ のタイミングを狂わせることなくメモリ使用の競 合を防止し、より効率的なメモリの使用を災災す

ることにある.

格明の構成

本発明の共通メモリ制御方式は、コンピュータ に 依 健 されたメモリに格納されたデータを前記制 ンピュータとは非同期で外部のでは、前記記制 ンピュータとは非同期であるにおいて、前記記制 ンピュータは変更中のデータの前後に特殊コード を付加してデータバス上に送出するようにし、上 記データがストンデータを解説し前記特殊コード を検出するメッセージデコーダ部を設けて、前記 を検出するメッセージデコーダ部の出する によつてデータ転送動作を停止または再開する ことを特徴とする。

帝川の単権保

次に、本発明について、図面を参照して詳細に 説明する。

第1回は、本発明の一実施例を示すプロック図である。すなわち、データバスに接続されたメモリ NEM と、該メモリのデータをDMA転送する転送間切部14と、データバス上のメツセージを解読

3

カウントアップ動作を継続する。次に、メッセージデコーダ部11から END信号を受信すると、 通常の転送動作を再開する。このとき、アドレスカウンタ部16の出力するアドレス信号は、データ転送が中止されなかつた場合と同じであるから、データ転送の中止によつて転送データのタイミングが狂うことはない。

次に本実施例の動作について説明する。通常の 転送動作については前述した通りであるが、コンと は、第2別に示すように、変更データの前後に特 なコード(SKIPとEND)を付加してデータの なコード(SKIPとEND)を付加してデータがよる。上述の はいし、メモリの内容を更新する。上述のの ないで、大モリの内容を更新する。上述の はだータの転送を存止する。従つて、、変更中の はだータの転送を存止する。従つて、、変更中の はデータが外部へ送出され、、、変更中の し、アドレスカウンタ部18は、カウント 動 作を離战している。そして、メモリの を検出し、 が発記している。そして、メモリの を検出している。 を検出しているとデコーダ部13が特殊コードENDを検出し、 し特殊コード(SKIPおよびEND コード)を検出すると該情報を示す信号を転送制御部14に送出してその動作を制御するメッセージデコーダ部11とから構成される。転送制御部14は、メッセージを外部装置へ出力するためのバッフア部15と、メモリNEN から転送するアドレスを決定するアドレスカウンタ部18等のハードウエアロジックによつて構成され、通常はメモリNEN の説出してドレスを耐吹カウントアップしてデータを収出し、バッフア部15から外部装置に出力している。

メツセージデコーダ部11は、データバス上のデイジタルデータ101 を一時保持するためのレジスタ部12と、レジスタ部12の出力を解説し、特殊コードを検出すると、その情報を転送網御部14に送出するデコーダ部13等のハードウェアロジックから構成されている。

前記転送棚御部14は、通常の転送動作中に、メッセージデコーダ部IIからSKIP信号を受債すると、バッフア部15から外部へのデータ転送を停止する。しかしアドレスカウンタ部18は、通常通り

4

その情報を転送側御部14に送り、転送側御部14は転送動作を再開する。この場合、アドレスカウンタ部16の出力するアドレス信号はデータ転送中止によつて何ら影響されていないから、転送データのタイミングが狂わないことは前述した通りである。従つて、例えば、画面のリフレツシユデータは対応する画面位数に表示されることになる。

一方コンピュータ側では、転送制御部IIがメモリ MEN を使用して転送動作中であるか否かに拘らず、必要なときに任意にメモリの内容を更新することが可能で、より効率的なメモリ使用ができる。

発明の効果

以上のように、水発明においては、コンピータがメモリの内容を更新する際に、変更データの向後に特殊コードを付加するようにし、転送期御部は、上記特殊コードの検用によつてデータ転送の中止および再開を行ない、かつ、転送中止中も転送制御部内のアドレスカウンタ部は通常通りカウントアップを載聴するように構成したから、変更

中の不及データを外部へ転送することを防止できるという効果がある。また、転送将開時に転送データのタイミングが狂うことがない。さらに、データ転送中にコンピュータがメモリにアクセスですることを禁止したり、コンピュータによるメモリ 更新時に転送制御部からのメモリアクセスを禁止することがなく、より効率的なメモリ使用が可能となる。

4. 図前の簡単な説明

第1 図は本発明の一実施例を示すブロック図、 第2 図は上記実施例における変更データおよび特殊コードの挿入例を示す図である。

図において、11: メッセージデコーダ部、12: レジスタ部、13: デコーダ部、14: 転送制御部、 15: バッフア部、16: アドレスカウンタ部、101 : ディジタルデータ、MEN : メモリ。

> 出願人 日本電気株式会社 代理人 弁理士 住田俊宗

101 グラ 15 外部装置 メモリ ME M Lンスタ書 121 131 デュータ書 1

オ1 図

7

才 2 図

